1.参与基于FPGA/ASIC的器件设计；
2.负责基于FPGA/ASIC的器件模块的详细设计（含软件、硬件接口）、编码和仿真验证；
3.负责器件模块的时序和资源优化；
4.负责协助硬件、软件进行调试；
5.负责项目报告撰写工作；
6.负责相关专利申请、科技项目申报等工作。

1.电子与信息工程、信息与通信工程、控制科学与工程、计算机科学与技术等相关专业，具有2年及以上FPGA/芯片开发经验；
2.熟练掌握Verilog开发语言，熟悉FPGA设计方法，熟悉Xilinx和Altera开发平台，能熟练调用和使用SerDes、MAC、PCIE、DMA、DDR等IP；
3.熟悉FPGA设计和仿真工具的使用，能独立完成仿真平台搭建和功能仿真，了解仿真覆盖率分析；
4.熟悉时序优化，了解常用的时序收敛方法，熟练掌握网络体系结构、以太网相关协议标准、高速接口标准、嵌入式SoC等中一种或多种技能者优先；
5.具有良好的英文阅读能力，能够流畅阅读完成相关技术资料；
6.责任心强、踏实好学，工作作风严谨、态度端正，具备良好的沟通能力、职业素养及优秀的团队意识与合作精神。